# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-072555

(43)Date of publication of application: 26.03.1993

(51)Int.CI.

G02F 1/136 H01L 27/12

(21)Application number: 03-235096

H01L 29/784

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

13.09.1991


(72)Inventor: MATSUO MUTSUMI

### (54) THIN-FILM TRANSISTOR

#### (57)Abstract:

PURPOSE: To improve the holding characteristic and writing characteristic of a high-fineness active matrix liquid crystal panel by specifying the length in the channel direction of highresistance impurity regions to 0.1 to 1  $\mu$  m. CONSTITUTION: An insulating substrate 1, such as quartz

substrate or glass substrate, and polycrystalline silicon thin films 2 to 4 are provided. The polycrystalline silicon thin films 2 are low-resistance impurity regions to constitute source and drain regions when boron is used as an impurity in the case of a P type and a phosphorus atom in the case of an N type according to the polarities of the transistors. The polycrystalline silicon thin films 3 are active regions (channel regions) where a slight amt. of the P type or N type impurity is doped or is used usually in an intrinsic state. The polycrystalline silicon thin films 4 are the high-resistance impurity regions which are called LDD regions. The length (Loffset) in the channel direction of the LDD regions is specified to 0.1 to 1  $\mu$  m. Then, the IOFF decreased and ION increases.



## **LEGAL STATUS**

[Date of request for examination]

10.08.1998

[Date of sending the examiner's decision of rejection]

30.01.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application

withdrawal

converted registration]

[Date of final disposal for application]

16.04.2001

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

## 特開平5-72555

(43)公開日 平成5年(1993)3月26日

(51)Int.Cl.5

識別記号 500

FΙ

技術表示箇所

G02F 1/136 H01L 27/12

9018-2K

庁内整理番号

A 8728-4M

29/784

9056-4M

H01L 29/78

311 S

審査請求 未請求 請求項の数3(全 5 頁)

(21)出願番号

特願平3-235096

(22)出願日

平成3年(1991)9月13日

(71)出願人 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 松尾 睦

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

## (54)【発明の名称】 薄膜トランジスター

## (57)【要約】

【目的】髙精細アクティブマトリックス液晶パネルの保 持特性・書き込み特性のすぐれた、すなわち I opp が小 さく、Ionが大きいLDD構造の薄膜トランジスターを 提供する。

【構成】LDD構造のパラメータとして、LDD領域の 長さ (Loffset) とLDD領域の不純物濃度 (比抵抗) と、ゲートチャンネル長 (Leff) と限定した。



### 【特許請求の範囲】

【請求項1】絶縁性基板上に多結晶シリコン薄膜からなる能動領域と、低抵抗不純物領域からなるソース・ドレイン領域と、前記能動領域とソース・ドレイン領域を連結する高抵抗不純物領域からなる薄膜トランジスターにおいて、前記高抵抗不純物領域のチャンネル方向の長さを0.1~1μmとしたことを特像とする薄膜トランジスター。

【請求項2】前記高抵抗不純物領域は、イオン注入法でドーズ量を1×10<sup>13</sup>cm<sup>-2</sup>以下とする(イオン注入無し 10を含む)ことを特徴とする請求項1記載の薄膜トランジスター。

【請求項3】能動領域のゲート長を5 μ m以下とすることを特徴とする請求項1記載の薄膜トランジスター。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスターの 構造に関する。

[0002]

【従来の技術】近年、絶縁性基板上に形成される薄膜ト 20 ランジスター (以下TFTと略す) は、アクティブマトリックス液晶表示装置の画素駆動用素子に用いられてきた。薄膜として多結晶シリコンを用いると、高い移動度が得られ、薄膜回路を構成できるという長所があるため、ドライバー内蔵アクティブ小型液晶パネルが、電子式ピューファインダーとして、試作または、最産されつつある。しかし、多結晶シリコンTFTは、オフリークが高いため、電荷の保持特性がやや悪く非常に小さな画素の駆動には難があった。これを解決すべく、オフリークを下げる構造として、高抵抗不純物領域をソース・ド 30 レイン領域と、チャンネル領域の間に介在させたLDD (light-doped-drain ) 構造が提案され、研究されてきた

【0003】文献 SID90 DIGEST (p311~314) において、多結晶シリコンを用いたN型TFTの特性が示されている。LDD構造のTFTの特徴は、あるLDDの濃度の時に、ON・OFF比がピークになることである。その原因は、高濃度だと、Ioppが増加し、低濃度だとIonが減少することによる。

## [0004]

【発明を解決しようとする課題】前記文献は、画素が 2  $50 \mu \, \mathrm{m}^-$  ( $40 \, \mathrm{mm} / 160 \, \mathrm{m}$  大きいため、  $ON \cdot OFF$  比の高い条件が好ましいが、超小型高精細パネルを実現するためには画素が数  $10 \, \mu \, \mathrm{m}^-$  と小さく、電荷の保持が困難であるため、  $I_{OFF}$  を著しく下げ一方  $I_{ON}$  をほぼ同程度に維持する必要がある。

【0005】そこで本発明は、以上の如き欠点をなくし、Lopp の低下とLonの維持を可能とするLDD構造のTFTを提供することを目的とする。

[0006]

【課題を解決するための手段】本発明の薄膜トランジスターは、絶縁性基板上に多結晶シリコン薄膜からなる能動領域と低抵抗不純物領域からなるソース・ドレイン領域と、前記能動領域とソース・ドレイン領域を連結する高抵抗不純物領域からなる薄膜トランジスターにおいて、前記高抵抗不純物領域のチャンネル方向の長さを0.1~1μmとしたことを特徴とする。

[0007]

【実施例】本発明の薄膜トランジスターは、図1の構造 をしている。1は、石英基板またはガラス基板といった 絶縁性基板である。2、3、4は、多結晶シリコン薄膜 であり、2は、低抵抗不純物領域であり、トランジスタ ーの極性により P型あれば、ボロン、N型であればリン 原子が不純物として使われ、ソース・ドレイン領域とな る。3は、能動領域(チャンネル領域)であり、微量の P型又はN型不純物をドープするか、真性状態で通常用 いる。4は、高抵抗不純物領域であり、LDD領域と呼 ばれる。3、4の領域のチャンネル方向の長さは、それ ぞれLeff、Loffset と図内に明記した。5は、二酸化シ リコン膜等のゲート絶縁膜であり、6は、低抵抗多結晶 シリコン膜、又は金属膜等からなるゲート電極である。 7は、層間絶縁膜であり、8、9は、ソース・ドレイン 電極である。8、9のどちらかを、ソース線(データ 線)、他方を画素電極(透明電極)とすれば、TFTは 画素駆動用のスイッチ素子となる。

【0008】 Ion、Iopp を制御するパラメータは、L DD領域の長さ (Loffsrt ) とLDD領域の不純物設度 (比抵抗) とチャンネル長 (Leff) である。

【0009】図2は、TFTのIon、Ioff のLoffset 依存性を示す図である。TFTは、N型ソースドレイン 領域と、真性高抵抗能動領域からなるNchである。構造 パラメータはLeff=4μm、チャンネル幅W=40μm であり、真性多結晶シリコン薄膜1000Aを熱酸化 (酸化膜厚1200Å) して形成する。21、23は、 V<sub>GS</sub>=10V、V<sub>DS</sub>=40のI<sub>ON</sub>曲線である。22、2 4は、V<sub>GS</sub>=-5V、V<sub>DS</sub>=8VのI<sub>OFF</sub> 曲線である。 21、22は、H2プラズマアニール前の特性であり、 23、24は、H2プラズマ後の特性である。 Ionにつ いていえば曲線21において、Loffset が1μm以上に 40 なるとLDD領域の電圧降下が大きくバラツキが増え I onが低下して実用レベルにないが、H2 プラズマ処理に より Ionは向上しバラツキは半減する。 Iorr について は、Loffset が負側すなわち、ゲート電極とソース・ド レイン電極がオーバーラップしているときバラツキが大 きく、LDD領域ができてから (Loffset が正側) はバ ラツキが小さくなり一定となる。特にH2 プラズマ処理 により I orp の低下は著しく、高精細画素の保持特性は 十分改善される。

【0010】図3は、TFTの、Ion、Iopp のLDD 50 領域の不純物濃度依存性を示す図である。不純物濃度 は、イオン注入法によるリン原子のドーズ量で制御し た。Loffset は、0. 5 μ m である。31、33は、I on曲線、32、34は I off 曲線である。31、32は H2 プラズマ前、33、34はH2 プラズマ後の特性で ある。 I opp は1×10<sup>13</sup>cm<sup>-2</sup>以下が小さく、 I onは1 ×10<sup>13</sup>以上が、ほぼ一定となる。ON/OFF比では 1×10<sup>13</sup>cm<sup>-2</sup>近傍が極大となるが、高精細画素につい ては書き込み特性は多少犠牲にしても、保持特性を優先 するため、1×10<sup>13</sup>cm<sup>-2</sup>以下が好ましい。

【0011】図7は、LDD構造のTFTのV<sub>DS</sub>=8V 10 のV<sub>GS</sub>-V<sub>DS</sub>曲線である。Loffset=0.5 μm、LD D領域は真性半導体状態である。71は、H2プラズマ 処理前、72はH2プラスマ処理後である。曲線71 は、I opp 領域 (Vcs負側) でフラットであり、 I on領 域で、バラツキが大きい。曲線72は、OFFの著しい 以下と、バラツキの少なく、従来構造以上の高いIonが 得られている。

【0012】図4は、TFTのIoff (Vgs=0V、V ps=18V) のゲート長依存性を示す図である。41 は、ゲート電極とソース・ドレイン電極がオーバーラッ 20 プレている従来構造の場合であり、42は、LDD領域 Loffset = 0.5 µm、ドープなしのH2 プラズマ処理 後の本発明の構造である。実際LDD構造のTFTでC -MOS駆動回路を構成する場合、同一の消費電流を得 るのに、ゲート長を、 $3-4\mu$  m短くすることが可能に なる。従来構造で駆動回路を構成する場合、PchTFT が4~5 μm、NchTFTが5~6 μmがゲート長の下 限になる。したがって、C-MOS駆動回路の一段分 を、画素ピッチに対応させれば5μmルールでーピッチ 40μmが下限となり、それ以下は、駆動回路の集積が 30 困難であった。本構造は、ゲート長を短かくできるた め、2μmルールの高集積化が可能となり、20μmピ ッチが可能となる。

【0013】LDD構造において、H2プラズマ処理は 著しい I opp の低下と I onの向上をもたらす。具体的H 2 プラズマ処理としては、加熱温度300℃、H2 ガス 圧1. 2 torr、H<sub>2</sub> ガス流量600 SCCM、RFパワー5 00Wで行なった。

【0014】図5は、本LDD構造のプロセスチャート である。透明石英基板51上に、減圧CVD法により、 40 低下し、IoNの向上をもたらした、これにより、画素サ 600℃で多結晶シリコン薄膜52を1000Å堆積 し、孤立パターンを形成する。次に、1100℃でドラ イ酸化し、1200Aの熱酸化シリコン膜53を形成す る。次に、減圧CVD法により、4000Aの不純物ド ープされた多結晶シリコン膜54を堆積し、レジスト5 5によりゲート電極パターンを形成し、それをマスク に、リン原子56を1×10<sup>15</sup>cm<sup>-2</sup>、90Kevで注入 し、ソース・ドレイン領域57を形成する。次に、ゲー ト多結晶シリコン膜をフレオンガスでオーバーエッチ し、レジストをはくりする。サイドオーバーエッチ母

が、LDD領域のLoffset となり、Loffset 量は、ゲー ト電極パターンに対し自己整合的であるため、面内均一 になる。さらにこの段階で、リン原子のイオン打込みを ソース・ドレイン領域よりも低濃度に行なえばLDD領 域が形成される。次に、層間絶縁膜58を堆積し、活性 化アニール後コンタクトホールを開口してソース・ドレ イン電極59、60を形成すれば、完成する。H2プラ ズマ処理は、活性化アニール後ならば、いつ行なっても よい。

【0015】図6は、別のLDD構造のプロセスチャー トである。図5とは、LDD領域の形成の方法が若干異 なり、ICのLDDトランジスターの形成方法と類似す る。すなわち、ゲート電極61をパターン形成後、絶縁 膜を1 μ m堆積し、異方性ドライエッチ法で、側壁絶縁 膜61を形成する。LDD領域に低濃度のドープする場 合は、ゲート電極形成直後に、リンのイオン打込みをす ればよい。次に側壁絶縁膜とゲート電極をマスクに、リ ン原子63のイオン打込みを行ない、ソース・ドレイン 領域64を形成する。LDD領域は、側壁絶縁膜61直 下に形成される。次に、層間絶縁膜65を堆積し、活性 化アニール後、コンタクトホールを開口し、ソース・ド レイン電極66、67を形成すれば完成する。

【0016】この他にも、LDD構造のつくり方は種々 あるが、LDD部の長さLoffset の量を均一にすること が重要であるため、ゲート電極に対して自己整合的であ ることが好ましい。また、ICのLDD構造に比べ、活 性化アニールにより、多結晶シリコン中の不純物の横拡 散量が大きいため、活性化アニール温度を900℃以下 に下げたり、あらかじめ横拡散量を見込んでLoffset 量 を大きくするプロセスが重要となる。

【0017】また、本構造はNchTFTに的をしぼり説 明して来たがPchTFTにおいても同様のことが言え

## [0018]

【発明の効果】以上述べた本発明により、LDD領域の Loffset 量を0. 1~1 µ mとしたことで、 I onを維持 したままで I orr の低下が可能となる一方、バラツキを おさえることもできる。LDD領域の濃度は、低濃度ほ ど I opp が低下し、H2 プラズマ処理はさらに I opp を イズ数10μmの保持特性、書き込み特性が満足できる 高精細液晶パネル用画素駆動TFTが可能になった。

【0019】一方、ゲート長を現状品に比べ、3~4 µ m短くすることができるため、高集積の駆動回路を絶縁 基板上に構成できるという長所もある。

## 【図面の簡単な説明】

【図1】本発明のTFT構造を示す断面図。

【図2】本発明のTFTの Ion、 Iopp のLoffset 依存 性を示す図。

50 【図3】本発明のTFTの Ion、 Iopp のLDD領域の 不純物濃度依存性を示す図。

【図4】本発明のTFTのIopp のゲート長依存性を示す図。

【図5】

【図6】本発明のLDD構造のTFTのプロセスチャート。


【図7】本発明のTFTのV<sub>cs</sub>-V<sub>DS</sub>特性を示す図。 【符号の説明】

1 絶縁性基板

2 ソース・ドレイン領域(低抵抗不純物領域)


- 3 チャンネル領域(能動領域)
- 4 LDD領域 (髙抵抗不純物領域)
- 5 ゲート絶縁膜
- 6 ゲート電極
- 7 層間絶縁膜
- 8 ソース電極
- 9 ドレイン電極

WO NOT LANGUE




【図1】


【図2】





【図3】



【図4】







, I